

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06268496 A

(43) Date of publication of application: 22.09.94

(51) Int. CI H03K 17/62

(21) Application number: 05052455 (71) Applicant. SONY CORP
(22) Date of filing: 12.03.93 (72) Inventor: YAMAMOTO TETSUO SAIJO KAZUYUKI


(54) CURRENT SWITCHING CIRCUIT COPYRIGHT: (C)1994, JPO8.Japio

(- , ------

(57) Abstract:

PURPOSE: To provide a current switching circuit usable even at a low power supply voltage.

CONSTITUTION: This current switching circuit for switching the supply destination of a current I among a first circuit 1, a second circuit 2 and a third circuit 3 is provided with first and second transistors TR1 and TR2 for which emitters are mutually connected and the connection intermediate point of the mutual emitters is connected to a current source Io and a third transistor TR5 for which the emitter is connected to the connection intermediate point of the emitters of the first and second transistors TR1 and TR2. The collector of the first transistor TR1 is connected to the first circuit 1, the collector of the second transistor TR2 is connected to the second circuit 2 and the collector of the third transistor TR5 is connected to the third circuit 3. Also, the ratio of the emitter area of the first and second transistors TR1 and TR2 and the emitter area of the third transistor TR5 is set at 1 to (n) {(n)>1}.



(19)日本国特許庁·(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-268496 (43)公期日 平成6年(1994) 9月22日

(51)Int.Cl. ⁵	識別配号	庁内整理番号	FΙ	技術表示箇所
H 0 3 K 17/62	C	9184-5 T		


審査請求 未請求 請求項の数4 OL (全 10 頁)

(21)出願番号	特顧平5-52455	(71)出願人 000002185	
		ソニー株式会社	
(22)出顧日	平成5年(1993)3月12日	東京都品川区北品川6丁目7番35号	
		(72)発明者 山本 哲生	
		東京都品川区北品川6丁目7番35号 ソコ	=
		一株式会社内	
		(72)発明者 西城 和幸	
		東京都品川区北品川6丁目7番35号 ソニ	=
	•	一株式会社内	
		(74)代理人 弁理士 佐藤 隆久	
		-	
		The second secon	

(54) 【発明の名称】 電流切替回路

(57)【要約】

【目的】低電源電圧においても使用可能な電流切替回路 を宝現する。



【特許請求の範囲】

【請求項1】 電流の供給先を第1の回路、第2の回路 および第3の回路間で切り替える電流切替回路であっ

エミッタ同十が接続され、これらエミッタ同士の接続中 点が電流液に接続された第1および第2のトランジスタ

エミッタが上記第1および第2のトランジスタのエミッ 夕同士の接続中点に接続された第3のトランジスタとを 有し、

上記第1のトランジスタのコレクタが第1の回路に接続 され、上記第2のトランジスタのコレクタが第2の回路 に接続され、上記第3のトランジスタのコレクタが第3 の回路に接続されたことを特徴とする電流切替回路。

【請求項2】 上記第1 および第2のトランジスタのペ ースがハイレベルとローレベルを相補的にとる第1の切 替信号の入力ラインにそれぞれ接続され、上記第3のト ランジスタのペースがハイレベルとローレベルの2値を とる第2の切替信号の入力ラインに接続され、

上記第2の切替信号のハイレベルの値は上記第1の切替 20 信号のハイレベル以上の値に設定され、第2の切替信号 のローレベルの値は上紀第1の切替信号のハイレベルよ り低い値に設定されている請求項1記載の電流切替回 路。

【請求項3】 上記第1および第2のトランジスタのう ち少なくとも一方のトランジスタのエミッタ面積と上記 第3のトランジスタのエミッタ面積との比が1対nに設 定された請求項1または請求項2記載の電流切替回路。

【暗求項4】 上記第1、第2および第3の回路はエミ 2つのトランジスタをそれぞれ有し、

各回路の2つのトランジスタのエミッタ同士の接続中点 が上記第1、第2および第3のトランジスタのコレクタ にそれぞれ接続され、

第1の回路および第2の回路のうちいずれか一方の回路 において、一方のトランジスタのコレクタと他方のトラ ンジスタのペース同士が互いに接続されている請求項 1、2または3記載の電流切替回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電流の供給先を複数の 回路間で切り替える電流切替回路に係り、特に、フリッ プフロップなどのパイポーラディジタル集積回路などに 適用される電流切替回路に関するものである。

[0002]

【従来の技術】図5は、従来の電流切替回路の一例を示 す構成図である。図 5 において、1 は第1の回路、2 は 第2の回路、3は第3の回路、Vccは電源電圧、T/1~ T. はnpn形トランジスタ、I. は定電流源をそれぞ れ示している。

【0003】電流切替回路は、トランジスタT:(および T:2のエミッタ同士が接続されて第1のトランジスタ差 動対が構成されるとともに、トランジスタTっおよびT はのエミッタ同士が接続されて第2のトランジスタ差動 対が構成され、第1のトランジスタ差動対のエミッタ同 土の接続中点がトランジスタT 13のコレクタに接続さ れ、かつ、第2のトランジスタ発動対のエミッタ同士の 接続中点が定電流源Ioに接続されて構成されている。

2

【0004】そして、第1のトランジスタ差動対のトラ 10 ンジスタT::のコレクタが第1の回路1に接続され、ト ランジスタT,:のコレクタが第2の回路2に接続され、 第2のトランジスタ差動対のトランジスタT (4のコレク 夕が第3の回路3に接続されており、相補的信号である 切替信号 S W』をトランジスタTr1 およびTr2 のペース に入力させ、切替信号 s w2 をトランジスタT11 および Traのペースに入力させ、これら切替信号 s wi および sw: の各ペースへの入力レベルに応じて、定定電流源 I 。 による電流 I の供給先が第1~第3の回路1~3の いずれかに切り替えられる。

【0005】図6は、図5の回路に対する切替信号sw 1 . s w2 の入力レベルなどを示す図である。図 6 に示 すように、切替信号 s wi はハイレベル s wii とローレ ベルswilの2値をとる。同様に、切替信号swa はハ イレベル s wag とローレベル s wat の 2 値をとり、これ ら4つのレベルは次の条件を満足している。

S W1 | > S W1 | > S W2 | > S W2 |

【0006】このような構成において、たとえばトラン ジスタTパのペースに切替信号sws がハイレベルsw 2g で入力され、トランジスタT/2のペースに切替信号 s ッタ同士が接続され、コレクタが電源電圧に接続された 30 wzがローレベルswzにで入力されると、トランジスタ T.4 がオン状態となる。この場合、電流 I が第3の回路 3に供給され、その結果、第3の回路3が作動状態とな

> 【0007】これに対して、トランジスタTはのペース に切替信号swa がハイレベルswa で入力され、トラ ンジスタTィィのペースに切替信号 s w2 がローレベル s Walで入力されると、トランジスタTraがオン状態とな る。このとき、トランジスタT.,のベースに切替信号s w: がハイレベル s w: g で入力され、トランジスタT.,, 40 のペースに切替信号swi がローレベルswiiで入力さ れると、トランジスタT・ιがオン状態となる。この場 合、電流 I が第1の回路 1 に供給され、その結果、第1 の回路1が作動状態となる。

> 【0008】一方、トランジスタTょっがオン状態のとき に、トランジスタT,2のペースに切替信号 s wc がハイ レベル s wı ; で入力され、トランジスタ T ; ; のペースに 切替信号 s w: がローレベル s w: で入力されると、ト ランジスタT:2がオン状態となる。この場合、電流Iが 第2の回路2に供給され、その結果、第2の回路2が作 50 動状態となる。

[0009] 図7は、図8に示すような、いわゆるデータ度変機能付きて窓フリップフロップを、図5の電域切替回路を適用し、バイボーラディジル集動回路として構成した一向を示す回路内である。本日階は、プログラングカウンタを構成する場合に使用される一般的なもので、図5の回路をも投「マスク)およびお皮(ストープ)の2段構成としたものであり、その構成について以下に説明する。

【0010】本構成における最終まなびも限の定量拡張 11.、1.m.は、それぞれペースが電源Vm.に接続された 10 npn等トランジスタQm.Qm.と、トランジスタ Qm.Qm.シェッタと接近CND間に接接された裏折 素子Rm.Rm.とかが構成され、トランジスタQm.のコ レクタがも限のトランジスタTm.のエミックとトラン ンズスTm.のエミックとの接続中点に接続され、トラ ンジスタQm.のコレクタがも限のトランジスタTm.の エミッタとトランジスタTm.のエミックとの接続中点 に接続されている。

[0011] a 段およびり版における第1の開始1a、 1bは、エミッタ同士が接続されたnpn形トランジス 20 タQin、Qin およびQin、Qin 必要効から構造され、 これらのエミッタ同土の接続中点はそれぞれトランジス タTin・Tin のコレクタに接続されている。また。 a 版のトランジスタQin のペースとも最のトランジスタ Qin のコレクタとが接続され、a 股のトランジスタQin のペースとと最のトランジスタQin のペースととしまかは接続 されている。

[0012] 第2の同路2。2 bは、エミック同士が 接続され、コレクタが抵抗業予に1、R1、およびR1、 R1、完かして能源極足でに比較検され、さらに互いのコ 30 レクタとペース同士が核純された ロ p m 形トランジスタ Q1、Q1、およびQ1、Q1・の差断分から機定され、こ れらのエミック同士の技術や成はトランジスタで1、1、 T11、のコレクタにそれぞ状核能されている。

【0013】第3の同路3a、3bは、エミッタ同士が 接続されたnpn形トランジスタQ sa, Qsaおよび Qsg. Qsg の差動対から構成され、これらのエミッタ同 土の接続中点はトランジスタT:41 , T:46 のコレクタ にそれぞれ接続されている。また、a段のトランジスタ Qs,のコレクタはa段の第1および第2の回路1a, 2 40 aのトランジスタQ:,,Q:,のコレクタに接続されてい るとともに、b段の第1の回路1bのトランジスタQia のペースに接続されている。さらに、a段のトランジス タQc,のコレクタはa段の第1および第2の回路1a. 2 aのトランジスタQ11, Q11のコレクタに接続されて いるとともに、b段の第1の回路1bのトランジスタQ 2bのペースに接続されている。一方、b段のトランジス タQ₁。のコレクタは同じくb段の第1および第2の回路 1b, 2bのトランジスタQis, Qssのコレクタに接続 され、トランジスタQssのコレクタは同じくb段の第1 50

および第2の回路1b, 2bのトランジスタQas, Qas のコレクタに接続されている。

【0014】このような構成においては、信号Dがa段 およびb段の第3の回路3a、3bのトランジスタ Qsa, Qsaのペースに入力され、信号Dと相補的レベル をとる信号XDがトランジスタQss, Qssのベースに入 力される。また、クロック信号CKが第1の切替信号s w: としてa段のトランジスタTrz, のペースおよびb 段のトランジスタT:13 のベースに入力されるととも に、クロック信号CKと相補的レベルをとる信号XCK が第1の切替信号 sw: としてa段のトランジスタT ria のペースおよびb段のトランジスタTrzb のペース に入力される。さらに、セット信号Sが第2の切替信号 sw2 としてa段のトランジスタT: ... のペースおよび b段のトランジスタTen のベースに入力されるととも に、クロック信号Sと相補的レベルをとるセット信号X Sが第2の切替信号sw2 としてa段のトランジスタT cs,のペースおよびb段のトランジスタTcsb のペース に入力される。そして、b段の第1~第3の回路1b~ 3 bを構成する各トランジスタQ:a~Qsaのコレクタか ら本フリップフロップの出力信号Q, XQが出力され

(0016) これに対して、セット信号がローレベル
アトランジスタ Tra、 Tra のベースに入力され、こ
北と相様的レルをとるセット信号又 Sがパイレベルで
トランジスタ Tra、 Tra のベースに入力され、この
状態で、新 1の 明報を付してのクロック信号 Ck, X Ck がパイレベルを大きたローレベルでトランジスタ Tra、 Tra、 および Tra、 Tra、 のベースに入力され
とも、電流 1、 1、 が第 1 の回路 1 a、 1 b または
2 の国路 2 a、 2 b に供給され、回路 1 a、 1 b または
2 a、 2 b が作動状型となる。この場合は、クロック信
の Ck, X Ck の入力レベルと応じて刊力が行り、 X Q のレベルが反転する T型 アリップフロップとして機能する。

[0017]

【発明が解決しようとする課題】ところで、上述した従来の国路では、第1のトランジスク差勢力のトランジスクを動力のトランジスタ グチェ、エ・と第2のトランジスク差勢力のトランジスタイエ・人が雇列に接続されているため、これらトランジスタイエ・、ア・2とトランジスタイエ・、のまりを登を受ける、実際に回路を構成する場合には、図7に示すように、定電機関目。、1sにトランジスタイニ・スト・のよりに対しているとした。第1、1・2年の第2回路 12~3

a、1b~3bもトランジスタQia~Qii, Qib~Qib で構成されることから、これらトランジスタの順方向像 圧V: の影響を受け、特に第1の回路1および第2の回 路2を作動させるためには、電源電圧Vccは4Vrより 大きな値であることを要求され、使用できる電圧範囲が 狭いという問題がある。

[0018] ここで、トランジスタのV, を0.7Vで あるとした場合、図7の回路を良好に作動させるために は、電源電圧Vccの値は以下の条件を満足する必要があ る。

 $V_{cc} > 2$. 8 V (= 0, 7×4)

これでは、近年、特に高まっている、2.7 V近傍とい う低電源電圧化の要求には応じることができない。

【0019】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、低電源電圧においても使用可能 な電流切替回路を提供することにある。

[0 0 2 01

【碟類を解決するための手段】上記目的を達成するた め、本発明では、電流の供給先を第1の回路、第2の回 て、エミッタ同士が接続され、これらエミッタ同士の接 続中点が電流源に接続された第1 および第2のトランジ スタと、エミッタが上記第1および第2のトランジスタ のエミッタ同士の接続中点に接続された第3のトランジ スタとを有し、上記第1のトランジスタのコレクタが第 1の回路に接続され、上記第2のトランジスタのコレク 夕が第2の回路に接続され、上配第3のトランジスタの コレクタが第3の回路に接続されている。

【0021】本発明では、上記第1および第2のトラン ジスタのペースがハイレベルとローレベルを相補的にと 30 る第1の切替信号の入力ラインにそれぞれ接続され、上 配第3のトランジスタのペースがハイレベルとローレベ ルの2値をとる第2の切替信号の入力ラインに接続さ れ、上記第2の切替信号のハイレベルの値は上記第1の 切替信号のハイレベル以上の値に設定され、第2の切替 信号のローレベルの値は上記第1の切替信号のハイレベ ルより低い値に設定されている。

【0022】本発明では、上記第1および第2のトラン ジスタのうち少なくとも一方のトランジスタのエミッタ 面積と上記第3のトランジスタのエミッタ面積との比が 40 1対nに設定された。

[0023] 本発明では、上記第1、第2および第3の 回路はエミッタ同士が接続され、コレクタが電源電圧に 接続された2つのトランジスタをそれぞれ有し、各回路 の2つのトランジスタのエミッタ同士の接続中点が上記 第1、第2および第3のトランジスタのコレクタにそれ ぞれ接続され、第1の回路および第2の回路のうちいず れか一方の回路において、一方のトランジスタのコレク タと他方のトランジスタのペース同士が互いに接続され ている。

[0024]

【作用】本発明によれば、第1~第3のトランジスタの ペースに切替信号が入力され、これら切替信号の入力レ ベルに応じて、電流源による電流の供給先が第1~第3 の回路間で任意に切り替えられる。この場合、第1~第 3のトランジスタが並列に接続されていることから、第 1~第3の回路および電流源がトランジスタで構成され たとしても、電源電圧の値は3V,より大きい値であれ ば、各回路は作動する。

- 10 【0025】本発明によれば、第1および第2のトラン ジスタのペースには、ハイレベルとローレベルとを相補 的にとる第1の切替信号が入力され、第3のトランジス 夕のペースには、ハイレベルとローレベルの2値をとる 第2の切替信号が入力される。
- 【0026】また、本発明によれば、第1および第2の トランジスタのうち少なくとも一方のトランジスタのエ ミッタ面積と第3のトランジスタのエミッタ面積との比 が1対n (n>1) に設定されていることから、たとえ ば、エミッタ面積が小さく設定された第1のトランジス 路および第3の回路間で切り替える電流切容回路であっ 20 夕のベースに第1の切替信号がハイレベルで入力され、 第3のトランジスタのペースに第2の切替信号がハイレ ペルで入力された場合、電流源 1。による電流 1 のうち { I / (1+n) } だけ第1の回路に流れ、 { (n・ / (1+n) } だけ第3の回路に流れるようにな る。したがって、ここで、nの値がある程度大きな値、 たとえば「4」であれば、第2の切替信号がハイレベル のときに、電流 I の供給先を第1または第2の回路から 第3の回路に切り替えられる。その結果、第3の回路が 作動状態となる。
 - 【0027】本発明によれば、たとえば第1の回路また は第2の同路を構成するトランジスタ差動対のペース、 並びに第3の回路を構成するトランジスタ差動対のペー スに対して、外部から所定レベルの信号を入力させるこ とにより、D型フリップフロップとして機能する。

[0028] 【実施例】図1は、本発明に係る電流切替回路の一実施 例を示す構成図であって、従来例を示す図5と同一構成 部分は同一を符号をもって表す。すなわち、1は第1の 回路、2は第2の回路、3は第3の回路、V:cは電源電 圧、Tr: は第1のトランジスタ、Tr: は第2のトランジ スタ、Trsは第3のトランジスタ、Io は定電流源、S W: は第1の切替信号、SW: は第2の切替信号をそれ ぞれ示している。

【0029】第1のトランジスタT:1のエミッタと第2 のトランジスタT・2のエミッタとが接続されてトランジ スタ差動対が構成されている。第1のトランジスタT・1 のコレクタは第1の回路1の電流入力ラインに接続さ れ、第2のトランジスタT+2のコレクタは第2の回路2 の電流入力ラインに接続されている。第3のトランジス 50 タT::のエミッタはトランジスタT:1およびT:2のエミ

ッタ同士の接続中点に接続され、コレクタは第3の回路 3の電流入力ラインに接続されている。また、トランジ スタT:1 およびT:1のエミッタ同士の接続中点に定電流 縦 Leが接続されている。

[0030] さらに、第1のトランジスタT.,のエミッ 夕面積と第2のトランジスタT.,のエミップ面積との比 は1対1に設定されており、第3のトランジスタT.,の エミック面積は、これら第1および第2のトランジスタ T., T.,のエミック面積に対してn対1 (但し、n> 1)に設定されている。

[0031] 本国際は、相様的な第10切替信号SW. をトランジスタ差勢対の第1および第2のトランジスタ 下:、 7:のペースに入力させ、その入力レベルに応じ た性電域部1。による電流10供給先を第10回路1ま たは第20回路2に切り替え、第20切替信号SW. を第3のトランジスタア:のペースに入力させ、その入力 レベルに応じて機能10第3の回路3への供給状態およ び非保険状態を切り移るように構造されている。

【0032】次に、第1の切替信号SW: および第2の 切替信号SW: の入力レベルについて考察する。

【0033】第1~第3の回路1~3が動作するためには、電流1を前1~第3の回路1~300との間に、300とのの間に、300とのの間に、300とののでは、300との

[0034] 本実施例では、たとえば、第1~第3の回路1~3が回程度の電源電圧V:c~A点または日点または日点また。 3が回程度の電源電圧V:c~A点または日点また。 第1の初替信号SW: のハイレベルSW:z とが準しいレベル(電圧、たえば27V に設定され、ローレベルSW:nの電圧が、第2の明替信号SW: のローレベルSW:nの電圧が、第1の明替信号SW: のローレベルSW:nの電圧が、第1の明替信号SW: のローレベルSW:nの電圧が、第1の明替信号SW: のローレベルSW:nの電圧が、第1の明替信号SW: のローレベルSW:nの電圧が、第1の明替信号SW: のローレベルSW:nの電圧が、第1の明替信号SW: のローレベルSW:nの電圧が、第1の明替信号SW: のローレベルSW:nの電圧が、81の明替信号SW: のローレベルSW:nの電低をLXは1、8、80、1の間では個位と大は11。6

たとえば1.8V) に対して低い値 (たとえば1.6V) に設定される。これにより、電流1の供給先を第1~第3の回路1~3間で任意に切り替えられ、第1~第3の回路1~3を良好に動作させることができる。

[0035] 次に、上記構成による新作を説明する。た 表えば、第3のカランジスタT・1,00ペースに第2の切替 信号SW、がローレベルSW・1,で入力されたとき、第1 つ切替指用SW・が 第1のトランジスタT・1,00ペースに ハイレベルSW・1,で入力され、第2のトランジスタT・1,00ペースにローレベルSW・1,で入力されると、第1のト ランジスタT・1,00年〜天は「マスカされると、第1のト ランジスタT・1,00年〜天は「マスカされると、第1のト

第1の回路1 に供給され、その結果、第1の回路1 が作 動状態となる。一方、第1の切替情号SW:が第1のト ランジスタ下:のペースにローレベルSW:で入力され、第2のトランジスタア:なペースにハイレベルSW ロで入力されると、第2のトランジスタア:ホがオン状態 となる、この程の、電池1が第2の回路2 に映給され、その結果、第2の回路2 が作動状態となる。

(003 8) されに対して、第3のトランジスケア。の ベースに第2の切替信号SW: がハイレベルSW: でえ かされたとき、第1の切替信号SW: が第1のトランジ スタア。のベースにワーレベルSW: で入力され、第2 のトランジスタア。のベースにローレベルSW: で入力 されると、第1のトランジスタア。のベースと第3のト ランジスタア。のベースとが同電位となる、このとき、 第1のトランジスタア。のエミック面積と第3のトラン ジスタア。のエミック面積との比社1対hに設定されて いるので、定電検数1。による電域1のから {1/ <1 + n) | だ付第1の回路1に流れ、{(n・1)/(1 + n) | だ付第3の回路3に流れるよどになる。

[0038] ここで、nの能がある程度大きな値、たと えば「4」であれば、第2の財軽借号SW: がハイレベ ルSW:のひときに、電流1の供給先を第1または第2の 回路1, 2から第3の回路3に良好に切り替えられる。 その結果、第3の回路3が低級となる。

[0040] なお、第1の切替信号SW: および第2の 切替信号: の入力レベルは、上述したように第1の切替 信号SW: のハイレベルSW: と第2の切替信号SW2 のハイレベルSW2』とが等しいレベルに設定され、第2 の切替信号SW2 のローレベルSW21の電圧が、第1の 切替信号SWiのローレベルSWiiの電圧に対して低い 値に設定されている必要は必ずしもなく、第2の切替信 号SW: のハイレベルSW: の値が第1の切替信号SW : のハイレベルSWus以上の値に設定され、第2の切替 信号SW₂のローレベルSW₂Lの値が第1の切替信号S W: のハイレベルSW: より低い値に設定されていれば 良好な切り替え動作を実現できる。

【0041】図3は、図8に示すような、いわゆるデー タ設定機能付きT型フリップフロップを、図1に示す本 発明に係る電流切替回路を適用し、バイポーラディジタ ル集積回路として構成して一例を示す回路図である。

【0042】本回路は、プログラミングカウンタを構成 する場合に使用される一般的なもので、図1の回路をa 母 (マスタ) およびb段 (スレープ) の2段構成とした ものであり、従来例を示す図7と同一構成部分は同一符 20 号をもって表している。すなわち、1 a, 1 bは第1の 回路、2a, 2bは第2の回路、3a, 3bは第3の回 路、Vccは電源電圧、Qia~Qea、Qia~Qeaは第1~ 第3の回路1a~3a, 1b~3bを構成するnpn形 トランジスタ、R:a. R:a. R:a. R:a は抵抗素子、T rii , Tris は第1のトランジスタ、Trii , Tris は 第2のトランジスタ、T.11, T.11 は第3のトランジ スタ、Qia、Qiaは電流源用npn形トランジスタ、R 1. R11は電流源用抵抗素子をそれぞれ示している。

【0043】 a段の定電流額 Lo. 用トランジスタQu. の 30 コレクタは a 段の第1のトランジスタT... のエミッタ と第2のトランジスタT.2。のエミッタとの接続中点に 接続されている。同様に、b段の定電流源Ios用トラン ジスタQ」。のコレクタはb股の第1のトランジスタT .:: のエミッタと第2のトランジスタT.:: のエミッタ との接続中点に接続されている。

【0044】さらに、a段において第1のトランジスタ T... のコレクタが第1の回路1aのトランジスタ Q1. Q1,のエミッタ同士の接続中点に接続され、第2 ランジスタQ1a, Q1aのエミッタ同士の接続中点に接続 され、第3のトランジスタT」」、のコレクタが第3の回 路3aのトランジスタQia、Qiaのエミッタ同士の接続 中点に接続されている。同様に、b段において第1のト ランジスタT::: のコレクタが第1の回路1bのトラン ジスタQ:0, Q:1のエミッタ同士の接続中点に接続さ れ、第2のトランジスタTreaのコレクタが第2の回路 2 bのトランジスタQ11、Q11のエミッタ同士の接続中 点に接続され、第3のトランジスタT.33 のコレクタが

土の接続中点に接続されている。

Q. XQが出力される。

【0045】このような構成においては、信号Dがa段 および b 段の第3の回路3a, 3bのトランジスタ Qss, Qssのペースに入力され、信号Dと相補的レベル をとる信号XDがトランジスタQca、Qcoのペースに入 力される。また、クロック信号CKが第1の切替信号S W: としてa段の第2のトランジスタT:2: のペースお よびb段の第1のトランジスタT, 110のペースに入力さ れるとともに、クロック信号CKと相補的レベルをとる 信号XCKが第1の切替信号SW: としてa段の第1の トランジスタTrai のペースおよびb段の第2のトラン ジスタT:20 のペースに入力される。さらに、セット信 号Sが第2の切替信号SW: として両段の第3のトラン ジスタTパスのペースに入力される。そして、b段の第 1~第3の回路1b~3bを構成する各トランジスタQ 13~Q13のコレクタから本フリップフロップの出力信号

10

【0046】たとえば、第2の切替信号としてのセット 信号Sがハイレベルでa段およびb段の第3のトランジ スタTisa , Tisa のペースに入力された場合には、電 流 I., I. が第3の回路3a, 3bに供給され、両回 路3a、3bが作動状態となる。これにより、入力信号 D. XDはそのまま本回路から出力される。

【0047】 これに対して、セット信号Sがローレベル

で第3のトランジスタT・。、T・・・ のペースに入力さ れ、この状態で、第1の切替信号としてのクロック信号 CK、XCKがハイレベルまたはローレベルで第1およ び第2のトランジスタTria, Trza およびTria, T 220 のペースに入力されると、電流 I. . I. が第1の 回路1a. 1bまたは第2の回路2a. 2bに供給さ れ、回路1a, 1bまたは2a, 2bが作動状態とな る。この場合は、クロック信号CK, XCKの入力レベ ルに応じて出力信号Q、XQのレベルが反転するT型フ リップフロップとして機能する。

【0048】図4は、図3の回路に各信号を供給するた めの駆動回路例を示す回路図である。図4において、Q 11~Q10はnpn形トランジスタ、R11~R13は抵抗素 子をそれぞれ示している。

【0049】トランジスタQ」およびQ」2のエミッタ同 のトランジスタエ:21,のコレクタが第2の回路2aのト 40 土が接続され、これらエミッタ同士の接続中点にトラン ジスタQいのコレクタが接続され、トランジスタQいの エミッタは抵抗素子R12を介して接地GNDに接続さ れ、トランジスタQ:: およびQ:: のコレクタはそれぞれ 抵抗素子Rii、Rizを介して電源電圧Vecに接続されて いる。トランジスタQ:1のコレクタと抵抗素子R:1との 接続中点はトランジスタQ1sのペースに接続されている とともに、第1の信号XOUT:の出力端に接続され、 トランジスタQ:2のコレクタと抵抗素子R:2との接続中 点はトランジスタQいのペースに接続されているととも 第3の回路35のトランジスタQss、Qssのエミッタ同 50 に、第1の信号QUTsの出力端に接続されている。

【0050】トランジスタQいのコレクタは電源電圧V ecに接続され、エミッタは第2の信号XOUT:の出力 端並びにトランジスタロ」。のコレクタおよびペースに接 続されている。トランジスタQいのコレクタは電源電圧 Vtcに接続され、エミッタは第2の信号OUT:の出力 鑑並びにトランジスタQ:6のコレクタおよびペースに接 続されている。したがって、第2の信号OUT2,XO UT: のレベルは第1の信号OUT:, XOUT: のレ ペルよりトランジスタQ14、Q13の順方向電圧V1の分 だけ低いレベルとなっている。

【0051】トランジスタQ11のエミッタは第3の信号 XOUT』の出力端およびトランジスタQ1:のコレクタ に接続され、トランジスタQ:aのエミッタは抵抗素子R 14を介して接地GNDに接続されている。トランジスタ Q:sのエミッタは第3の信号OUTsの出力端およびト ランジスタQ:1のコレクタに接続され、トランジスタQ いのエミッタは抵抗素子R:sを介して接地GNDに接続 されている。また、トランジスタQir~Qisのペースは 電源V11に接続されている。したがって、第3の信号O UT: XOUT: のレベルは第2の信号OUT: X 20 [0056] OUT: のレベルよりトランジスタQιε、Qιεの順方向 電圧V:の分だけ低いレベルとなっている。

【0052】この駆動回路においては、駆動用入力信号 INがトランジスタQ::のペースに入力され、信号IN と相補的レベルをとる信号XINがトランジスタQ12の ペースに入力され、トランジスタロロ、ロロによる差断 出力が第1の信号OUT: およびXOUT: として出力 されるとともに、トランジスタQ1a、Q:4のペースに入 力される。トランジスタQ:1. Q:2による差動出力が入 力されたトランジスタQ11、Q14 は参動的にオン/オフ 30 し、それらのエミッタ出力が第2の信号OUT。および XOUT: として出力されるとともに、トランジスタQ 15. Q15のコレクタおよびペースにそれぞれ入力され る。トランジスタQ1s、Q1eはいわゆるダイオード接続 されており、第2の信号OUT。およびXOUT。のレ ベルに応じてオン/オフし、それらのエミッタ出力が第 3の信号OUT。およびXOUT。として出力される。 【0053】図3の回路のa段およびb段の第1~第3 の回路1a~3a、1b~3bを構成する各トランジス タQ:1~Q:1, Q:1~Q:1のベース電圧のハイレベル 40 路図である。 は、たとえば2. 7 Vなどの低電振電圧下においても動 作するようにほぼVccに設定される。したがって、図4 の駆動回路を用いて図3の回路を駆動させる場合には、 信号Dとして図4の回路の第1の信号OUT,が用いら れ、信号Dと相補的レベルをとる信号XDとして第1の 信号XOUT:が用いられる。そして、第1~第3のト ランジスタTela , Tela , Tela , Tela , Tela , Tela , Trsb のペース電圧のハイレベルは図4の回路の第2の 信号OUT: XOUT: が用いられる。具体的には、 第1の切替信号SW1 である信号CK、XCKとして第 50 Io., Ioo. Ico …定電流源

2の信号OUT: が用いられ、第2の切替信号SW: で ある信号Sとして第2の信号XOUT。 が用いられ、 $(V_{tc} - V_{t})$ がハイレベルとなるように設定される。 その結果、図3の回路においては、電流の供給ラインに おいてトランジスタの接続段数が最高3段となることか ら、(Vec ≒ 3 Vr) であっても動作可能となる。具体 的に、 $V_1 = 0$. 7 V として考察すると、電源電圧 V_{cc} = 2. 7 V で充分に動作可能な回路を実現できることに なる。

10 【0054】これに対して、図7に示す従来の回路の場 合には、トランジスタTisa , Tita 、Tisa , Tita のペースに入力させる第2の切替信号として図4の駆動 回路の第3の信号OUT: XOUT: を用いる必要が あり、($V_{tt} = 4 V_t$) が実用の限界となる。 【0055】なお、図3の回路のa段のみを用い、第1

の回路1aのトランジスタQu、Quのペースに外部か ら所定レベルに信号を入力するように構成することによ り、データ設定機能付きD型フリップフロップとして機 能させることができる。

【発明の効果】以上説明したように、本発明によれば、 低電源電圧下においても充分に動作可能な回路を実現で

【図面の簡単な説明】

【図1】本発明に係る電流切替回路の一実施例を示す構

【図2】本発明に係る切替信号の設定レベル例を示す図 である.

【図3】図1に示す本発明に係る電流切替回路を適用 し、パイポーラディジタル集積回路として構成した一例 を示す同路関である。

【図4】図3の回路に各個号を供給するための駆動回路 例を示す回路図である。

【図5】従来の電流切替回路の一例を示す構成図であ 【図6】従来回路における切替信号の設定レベル例を示

す関である. 【図7】図5に示す従来の電流切替回路を適用し、パイ ボーラディジタル集積回路として構成した一例を示す回

【図8】 T型フリップフロップの構成例を示す図であ

【符号の影明】

1, 1a, 1b…第1の回路 2、2 a、2 b…第2の回路

3,3a,3b…第3の回路

Tr1, Tr1s , Tr1s …第1のトランジスタ

Tr2, Tr2s, Tr2s …第2のトランジスタ Tris, Tris . Tris …第3のトランジスタ

(8) 特開平6-268496

SW: …第1の切替信号 SW: …第2の切替信号

SW: …第20別管信号 Q::~Q::, Q:ь~Q:ь, Q:, Q:ь, Q::~Q::~R pn型トランジスタ Ris, Ris, Ris, Ris, Ris, Ris, Rir~R:e…抵抗素子

